

## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000312365 A

(43) Date of publication of application: 07.11.00

(51) Int. CI

H04N 9/66

(21) Application number: 11121453

(22) Date of filing: 28.04.99

(71) Applicant:

**CANON INC** 

(72) Inventor:

YAMASHITA NOBUITSU

MATSUI IZUMI


## (54) DIGITAL DEMODULATION CIRCUIT

#### (57) Abstract:

PROBLEM TO BE SOLVED: To simplify a clock circuit by evetem of digital demodulation attaining color demodulation and internal processing with a single clock so as to eliminate for rate conversion data transmission/reception among a plurality of clocks.

SOLUTION: An A/D converter 12 converts composite video signal into a digital signal by using a clock with a frequency independently of that of its subcarrier. A BPF 14 extracts only a frequency band including a color signal component. A component conversion circuit 16 converts an output of the BPF 14 into a component signal including a color signal. A frame memory 18 stores output data of the circuit 16 by a plurality of frames. A color separation circuit 20 extracts only a color component from the data stored in the memory 18 and an output of the circuit 16. A horizontal synchronizing signal separator circuit 22 separates a horizontal synchronizing signal from an output of the A/D converter 12 and a burst flag generating circuit 24 generates a burst flag in response to an output of the circuit 22. A color burst phase comparator circuit 26 outputs a

subcarrier phase error signal denoting an error between a color burst position and a specified color burst position to a subcarrier generating circuit 30. The circuit 30 changes a phase of a subcarrier signal in response to a subcarrier phase error signal.



# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号 特開2000-312365 (P2000 - 312365A)

(43)公開日 平成12年11月7日(2000.11.7)

(51) Int.Cl.7

HO4N 9/66

識別記号

FΙ

テーマコート\*(参考)

H04N. 9/66

Z 5C066

## 容査請求 未請求 請求項の数3 〇L (全 6 頁)

(21)出題番号

特膜平11-121453

(22)出願日

平成11年4月28日(1999.4.28)

(71)出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(72) 発明者 山下 伸逸

東京都大田区下丸子3丁目30番2号キヤノ

ン株式会社内

(72)発明者 松井 泉

東京都大田区下丸子3丁目30番2号キヤノ

ン株式会社内

(74)代理人 100090284

弁理士 田中 常雄


最終質に続く

## (54) 【発明の名称】 ディジタル復調回路

## (57)【要約】

【課題】 クロック系を簡略化する。

【解決手段】 A/D変換器12は、入力端子10から のコンポジットビデオ信号を、そのサブキャリアとは無 関係な周波数のクロックでディジタル化する。BPF1 4は、A/D変換器12の出力から色信号成分を含む周 波数帯のみを抽出する。コンポーネント変換回路16 は、BPF14の出力を色信号を含むコンポーネント信 号に変換する。フレームメモリ18が回路16の出力デ ータを複数フレーム分、記憶する。色分離回路20は、 メモリ18の記憶データ及び回路16の出力から色成分 のみを抽出する。水平同期分離回路22はA/D変換器 12の出力から水平同期信号を分離し、バーストフラグ 発生回路24は回路22の出力に応じてパーストフラグ を発生する。カラーバースト位相比較回路26は、規定 のカラーバースト位置との誤差を示すサプキャリア位相 誤差信号をサブキャリア発生回路30に出力する。回路 30は、サブキャリア位相観差信号に応じてサブキャリ ア信号の位相を変化させる。



## 【特許請求の範囲】

【請求項1】 複合カラービデオ信号をディジタル化するA/D変換手段と、

当該A/D変換手段の出力に含まれるカラーバーストからサブキャリアを生成するサブキャリア発生手段と、

当該サブキャリア発生手段の発生するサブキャリアに従い当該A/D変換手段の出力から色成分を復調する色成分復調手段と、

当該色成分復調手段で得られる色成分信号と当該サブキャリアから搬送色信号を生成し、当該A/D変換手段の出力から当該搬送色信号を減算して輝度分離を復調する輝度分離手段とからなることを特徴とするディジタル復調回路。

【請求項2】 当該色成分復調手段が、当該A/D変換手段の出力から色成分帯域を抽出する抽出手段と、当該抽出手段の出力をコンポーネント信号に変換するコンポーネント変換手段と、当該コンポーネント変換手段の出力から色成分を分離する色分離手段と、当該サブキャリアに従い当該色分離手段の出力から2つの色差成分を分離する色差分離手段とからなる請求項1に記載のディジ 20 タル復調回路。

【請求項3】 当該コンポーネント変換手段が、当該サブキャリアを90°移相する90°移相手段と、当該サブキャリア及び当該移相手段の出力を交互に選択する選択手段と、当該選択手段の出力を当該抽出手段の出力に乗算する乗算手段と、当該乗算手段の出力から所定帯域を除去するフィルタ手段とからなる簡求項2に記載のディジタル復調回路。

#### 【発明の詳細な説明】

### [0001]

【発明の属する技術分野】本発明は、ディジタル復調回路に関し、より具体的には、コンポジットビデオ・データをディジタル復調するディジタル復調回路に関する。 【0002】

【従来の技術】図3は、コンポジットビデオ信号をディジタル復調する従来例の概略構成プロック図を示す。110は、複合カラービデオ信号が入力する入力端子、112は、入力端子110からのアナログビデオ信号をディジタル信号に変換するアナログ・デイジタル(A/D)変換器、114は、A/D変換器112の出力から特定周波数成分のみを抽出するバンドパスフィルタ(BPF)、116は、BPF114から出力されるコンポジット信号をコンポーネント信号に変換するコンポーネント変換回路、118は、コンポーネント変換回路11

118及びコンポーネント変換回路116の出力から色成分を分離する色分離回路である。 【0003】122は、A/D変換器112の出力デー

タから水平同期倡母を検出及び分離する水平同期分離回

6から出力されるコンポーネント信号を複数フレーム分

記憶可能なフレームメモリ、120は、フレームメモリ

2

路、124は、水平同期分離回路122の出力に従い、カラーバースト信号の位置を示すバーストフラグを発生するバーストフラグ発生回路、126は、コンポーネント変換回路116から出力されるコンポーネント信号のカラーバースト部分と、パーストフラグ発生回路124からのバーストフラグとを比較し、サブキャリアの位相 誤差信号を生成するカラーバースト位相比較回路、128は、カラーバースト位相比較回路126からのサブキャリア位相誤差信号により示されるサブキャリアの位相に応じたクロックを発生するバーストロッククロックを発生するバースト位相比較回路126の出力に従い、カラーバーストの位相に同期したサブキャリアを発生するサブキャリア発生回路である。

【0004】132は、色分離回路120の出力から2つの色差信号を分離する色差分離回路、134は、サブキャリア発生回路130の発生するサブキャリア信号を色分離回路120の出力で変調する変調回路、136は、A/D変換器112の出力から変調回路134の出力を減算する減算器である。減算器136の出力は輝度データになる。

【0005】138は、減算器136の出力(輝度データ)のレートを、バーストクロックのレートから内部処理のレートに変換するレート変換回路、140,142はそれぞれ、色差分離回路132から出力される2つの色差データのレートを、バーストクロックのレートから内部処理のレートに変換するレート変換回路である。144は輝度データの出力端子、146は第1の色差データの出力端子、148は第2の色差データの出力端子である。

【0006】A/D変換器112からレート変換回路138,140,142の入力までは、バーストクロッククロック発生回路128の発生するバーストロッククロックに従って動作する。

【0007】従来例の動作を説明する。A/D変換器112は、コンポジット信号入力端子110から入力するコンポジットビデオ信号をバーストロッククロックでサンプリングされたディジタルコンポジット信号に変換する。A/D変換器112の出力は、BPF114を介してコンポーネント変換回路116に入力する。コンポーネント変換回路116に入力する。フレームメモリ118が、コンポーネント変換回路116の出力データを複数フレーム分、配憶する。色分離回路120は、フレームメモリ118の記憶データ及びコンポーネント変換回路116の出力から色成分を抽出する。

【0008】水平同期分離回路122は、A/D変換器112から出力されるディジタルコンポジット信号から水平同期信号を分離し、パーストフラグ発生回路124は、回路122の出力に応じて、カーラーパーストの位置を示すパーストフラグを発生する。カラーバースト位

20

3

相比較回路126は、バーストフラグ発生回路124から出力されるバーストフラグと、コンポーネント変換回路116の出力に含まれるカラーバースト信号との位相 既差を示すパースト位相既差信号を発生し、バーストロッククロック発生回路128及びサブキャリア発生回路130に印加する。バーストロッククロック発生回路128は、このパースト位相限差信号に同期したクロック、即ち、バーストロッククロックを発生する。これにより、パーストフラグ位置のコンポーネント信号が規定 10のカラーバースト位置に近付くように制御される。

【0009】変調回路134は、サブキャリア発生回路130の出力するサブキャリアを、色分離回路120から出力される色成分信号により変調して搬送色信号を生成する。減算器136は、A/D変換器112の出力から変調回路134の出力を減算し、レート変換回路138に供給する。減算器136の出力は、輝度成分を示す。色差分離回路132は、色分離回路120の出力を2つの色差成分に分離及び変換し、それぞれ、レート変換回路140、142に供給する。

【0010】レート変換回路138は減算器136の出力(輝度成分)のレートを内部処理用のレートに変換して、出力端子144に供給する。レート変換回路138は色差分離回路132の一方の色差出力のレートを内部処理用のレートに変換して、出力端子146に供給し、レート変換回路142は色差分離回路132の他方の色差出力のレートを内部処理用のレートに変換して、出力端子148に供給する。出力端子144、146、148以降で、内部クロックに同期した処理が行われる。【0011】

【発明が解決しようとする課題】従来例では、コンポジット信号はサブキャリア周波数の3倍又は4倍等のバーストロッククロックでAD変換されてディジタル信号に変換されている。その結果、内部処理クロックがバーストロッククロックと周波数が異なる場合、2系統以上のクロックが存在することになる。従って、レート変換回路138、140、142が必要になる。すなわち、従来例では、複数系統のクロック発生回路の存在と、レート変換回路による回路規模の増大という問題点があった。更に、画像データをレート変換すると、画像に複数 40 クロック間の干渉が見えてしまうことがあり、画質の劣化を招くことがある。

【0012】本発明は、このような問題点を解決するディジタル復調回路を提示することを目的とする。

【0013】本発明はまた、事後的なレート変換を不要にしたディジタル復調回路を提示することを目的とする。

### [0014]

【課題を解決するための手段】本発明に係るディジタル 復調回路は、複合カラービデオ信号をディジタル化する 50 A/D変換手段と、当該A/D変換手段の出力に含まれるカラーバーストからサブキャリアを生成するサブキャリア発生手段と、当該サブキャリア発生手段の発生するサブキャリアに従い当該A/D変換手段の出力から色成分を復調する色成分復調手段と、当該色成分復調手段で得られる色成分信号と当該サブキャリアから搬送色信号を生成し、当該A/D変換手段の出力から当該搬送色信号を減算して輝度分離を復調する輝度分離手段とからなることを特徴とする。

#### [0015]

【実施例】以下、図面を参照して、本発明の実施例を詳細に説明する。

【0016】図1は、本発明の一実施例の概略構成プロック図である。10は、複合カラービデオ信号が入力す入力端子、12は、入力端子10からのアナログビデオ信号をディジタル信号に変換するA/D変換器、14は、A/D変換器12の出力から特定周波数成分のみを抽出するバンドパスフィルタ(BPF)、16はBPF14から出力されるコンポジット信号をコンポーネントで換回路18はコンポーネント変換回路16から出力されるコンポーネント信号を複数フレーム分配憶可能なフレームメモリ、20は、フレームメモリ18及びコンポーネント変換回路16の出力から色成分を分離する色分離回路である。

【0017】22は、A/D変換器12の出力データから水平同期信号を検出及び分離する水平同期分離回路、24は、水平同期分離回路22の出力に従い、カラーバースト信号の位置を示すバーストフラグを発生するバーストフラグ発生回路、26は、コンポーネント変換回路16から出力されるコンポーネント信号のカラーバーストコラグとを比較し、サブキャリアの位相誤差信号を生成するカラーバースト位相比較回路、30はカラーバースト位相比較回路26の出力に従い、カラーバーストの位相に同期したサブキャリアを発生するサブキャリア発生回路である。

【0018】32は、サブキャリア発生回路30の発生するサブキャリアに同期して動作し、色分離回路20の出力から2つの色差信号を分離する色差分離回路である。色差分離回路32は、その出力段に帯域制限用のローパスフィルタ(LPF)を具備する。34は、サブキャリア発生回路30の発生するサブキャリアを色分離回路20の出力で変調する変調回路、36は、A/D変換器12の出力から変調回路34の出力を減算する減算器である。減算器36の出力は輝度データになる。

【0019】38は、減算器36の出力(輝度データ)の出力端子、40,42は色差分離回路32から出力される2つの色差データの出力端子である。

【0020】本実施例の動作を説明する。A/D変換器 12は、コンポジット信号入力端子10から入力するコ 5

ンポジットビデオ信号を、そのサブキャリアとは無関係の周波数のクロックでディジタル化する。A/D変換器12の出力は、BPF14を介してコンポーネント変換回路16に入力する。BPF14は、A/D変換器12の出力から色信号成分を含む周波数帯のみを抽出する。コンポーネント変換回路16は、BPF14の出力を色信号を含むコンポーネント信号に変換する。コンポーネント変換回路16の出力は、2つの色差成分が時分割多重されたものになっている。フレームメモリ18が、コンポーネント変換回路16の出力データを複数フレーム分、記憶する。色分離回路20は、フレームメモリ18から記憶データ及びコンポーネント変換回路16の出力からコンポーネント信号に残留する輝度成分を除去して、色成分のみを抽出する。

【0021】水平同期分離回路22は、A/D変換器1 2から出力されるディジタルコンポジット信号から水平 同期信号を分離し、パーストフラグ発生回路24は、回 路22の出力に応じて、水平同期信号と特定の位相関係 にあるカーラーバーストの位置を示すバーストフラグを 発生する。カラーパースト位相比較回路26は、パース 20 トフラグ発生回路24の出力するパーストフラグに対応 する、コンポーネント変換回路16の出力するコンポー ネント信号と、コンポーネント信号における規定のカラ ーパースト位置との誤差を示す信号をサブキャリア位相 **誤差信号として出力する。サブキャリア発生回路30** は、回路26からのサブキャリア位相誤差信号に応じて サプキャリア信号の位相を変化させる。サブキャリア発 生回路30の発生するサブキャリアは、コンポーネント 変換回路16、色差分離回路32及び変調回路34に供 給される。このような構成により、コンポーネント変換 30 回路16の出力信号におけるパースト信号が規定の位置 に位置するように制御される。

【0022】変調回路34は、サブキャリア発生回路30の出力するサブキャリアを、色分離回路20から出力される色成分信号により変調して搬送色信号を生成する。減算器36は、A/D変換器12の出力から変調回路34の出力を減算する。減算器136の出力は、輝度成分を示す。減算器36の出力は出力端子38から外部に出力される。

【0023】また、色差分離回路32の2つの色差出力 40は、それぞれ出力端子40,42から外部に出力される。

【0024】図2は、コンポーネント変換回路16の概略構成プロック図を示す。50はコンポジット信号入力端子、52はサプキャリア入力端子、54は、入力端子52からのサプキャリアの位相を90°シフトさせる90度移相回路、56は入力端子52からのサプキャリア又は移相回路54の出力を選択するセレクタ、58は入力端子50からの信号にセレクタ56の出力を乗算する乗算器、60は乗算器58の出力から特定の周波数帯を50

除去する帯域除去フィルタ(BEP)、62は、BEP 60を出力を外部に出力するコンポーネント信号出力端 子である。

【0025】90°移相回路54は、サブキャリア入力端子52からのサブキャリアの移相を90°シフトする。セレクタ56は、入力端子52からのサブキャリアと、90°移相シ因とではより90°移相シフトされたサブキャリアを交互に選択して乗算器58に供給する。乗算器58は、コンポジット信号入力端子50からのコンポジット信号にセレクタ56で選択されたサブキャリアを乗算する。BEF60が序雲慙愧58の出力から特定周波数帯を除去する。これにより、BEF60の出力はコンポーネント信号となり、コンポーネント信号出力端子62から外部に出力される。

#### [0026]

【発明の効果】以上の説明から容易に理解できるように、本発明によれば、単一クロックでの色復調と内部処理が可能となり、複数クロック間でのレート変換又はデータ授受が不必要となった。その結果、複数系統のクロック発生回路が不要になり、レート変換回路も削減できる。また、複数クロック間のデータ授受を無くしたので、画像から複数クロック間の干渉が除去され、画質が向上する。

## 【図面の簡単な説明】

【図1】 本発明の一実施例の概略構成プロック図である。

【図2】 コンポーネント変換回路16の概略の構成ブロック図である。

【図3】 従来例の概略構成プロック図である。

### 【符号の説明】

10: 複合カラービデオ信号入力端子

12:アナログ・デイジタル (A/D) 変換器

14:パンドパスフィルタ (BPF)

16:コンポーネント変換回路

18:フレームメモリ

20:色分離回路

22:水平同期分離回路

24:パーストフラグ発生回路

26:カラーバースト位相比較回路

30:サプキャリア発生回路

32:色差分離回路

34:変調回路

36:減算器

38:輝度データ出力端子

40,42:色差データ出力端子

50:コンポジット信号入力端子

52:サブキャリア入力端子

54:90度移相回路

56:セレクタ

50 58: 乗算器

1.5

7

60: 帯域除去フィルタ (BEP) 62: コンポーネント信号出力端子

110:複合カラービデオ信号入力端子

112:アナログ・デイジタル (A/D) 変換器

114:パンドパスフィルタ (BPF)116:コンポーネント変換回路

118:フレームメモリ

120:色分離回路

122:水平同期分離回路

124:パーストフラグ発生回路

126:カラーバースト位相比較回路

128:パーストロッククロック発生回路

130:サブキャリア発生回路

132:色差分離回路

134:変調回路


136:減算器

138, 140, 142: レート変換回路


144:輝度データ出力端子

146,148:色差データ出力端子


【図1】



【図2】







## フロントページの続き

Fターム(参考) 5C066 AA03 BA02 CA01 DA03 DA08

DBO2 DBO7 DCO1 DCO4 DCO6

DCO7 DCO8 DDO7 EFO4 GAO2

GA03 GA04 GA05 GA13 GA20

GA26 HA02 KA13 KB03 KB05

KCO4 KDO3 KEO2 KEO9 KE19

KF01 KF03